To tylko jedna z 13 stron tej notatki. Zaloguj się aby zobaczyć ten dokument.
Zobacz
całą notatkę
PROGRAMOWALNE UKŁADY LOGICZNE
kryteria klasyfikacji:
• ilość bramek w układzie (złożoność układu, tzw. stopień integracji),
• technologia wykonania.
Stopień integracji -liczba bramek logicznych w układzie
• SSI (Small Scale Integration) 10.000
Mikroprocesory(i486Dx , Pentium) UWAGI:
• Klasyfikacja utworzona na początku lat 80.
• Obecnie miarą złożoności mikroprocesorów jest liczba tranzystorów niż bramek (pamięci podręczne cache...).
Technologie
• Tranzystory bipolarne
- rodzina TTL (Transistor-Transistor Logic)
- rodzina ECL (Emiter Coupled Logic)
• Tranzystory unipolarne MOS: mniejszy pobór mocy, mniejsze rozmiary
- pMOS: chronologicznie pierwsze
- nMOS: szybsze (większa ruchliwość nośników n);
technologia HMOS: down, sizing, zmniejszanie długości kanału tranzystora zwiększa także szybkość; największy stopień scalenia
- Complementary MOS, CMOS: oba typy tranzystorów MOS, najmniejszy pobór mocy
Układy ASIC
Application Specific Integrated Circuits
• Układy ASIC: użytkownik ma w pewien sposób wpływ na strukturę logiczna układu
Full-Custom
Semi-Custom
• Standard Cells
• Gate Arrays
Field Programmable Gate Arrays (układy FPGA)
Programmable Logic Devices (układy PLD)
Rodzaje układów ASIC
• Dwie pierwsze klasy układów ASIC (Full Custom, Semi Custom) - programowalne w procesie produkcji (programowalne maską).
• Dwie pozostałe klasy układów (PLD, FPGA): wszystkie układy określonego typu opuszczają producenta identyczne programowanie układu po jego wykonaniu poprzez utworzenie połączeń w istniejącej sieci ścieżek sygnałowych.
Zalety ASIC:
Niższe koszty zaprojektowania, wykonania i uruchomienia systemu cyfrowego. Możliwości reprogramowania układu.
Full-Custom ASIC
• Użytkownik sam projektuje komórki logiczne układu, rozmieszczenie oraz połączenia.
• Produkcja we wsadach po 5 ÷ 30 wafli (wafer), każdy wafel zawiera 10 ÷ 100 układów.
Standard-Cell ASIC
• Układ projektowany z predefiniowanych standardowych komórek (standard cells), zaprojektowanych w trybie full-custom;
• Duże komórki, realizujące złożone bloki funkcjonalne (np. mikroprocesory) - tzw.
(…)
…) = programowalne połączenia pomiędzy różnego rodzaju liniami sygnałowymi, biegnącymi pomiędzy CLB.
- I/O Block = bufonowanie wyprowadzenia zewnętrznego.
JEDEC (Joint Electron Device Engineering Council). Programowanie w systemie (In System Programming, ISP)
• Programowanie układu „wlutowanego”
• Joint Test Action Group (JTAG) • IEEE 1149.1- standard testowania połączeń obwodów drukowanych.
- interfejs TAP (Test…
… sygnały AR i SP
• Obudowa 24-wyprowadzenia (12 WE + 10 WY + Vcc + GND)
Makrokomórka OLMC - Output Logic Macro Cell
• Zaprogramowanie dwóch punktów (S0 oraz S1) steruje pracą multiplekserów i określa konkretną funkcję makrokomórki.
• Przerzutnik typu D z sygnałami AR (Asynchronous Reset) oraz SP (Synchronous Preset) - dwa dodatkowe termy globalne w matrycy.
• Sygnał Clk wspólny dla wszystkich makrokomórek…
… promieniowania słonecznego, promieniowania tła
• Ograniczona ilość cykli programowanie - kasowanie; rzędu 1000.
• Czas programowania najkrótszy wśród metod programowania odwracalnego.
• Bardzo dobre możliwości scalania (pojedynczy tranzystor jako jednocześnie urządzenie programujące i odczytujące).
- programowanie kasowalne elektrycznie (Electrically Erasable PROM, EEPROM, E2PROM)
efekt tunelowy Fowlera…
… termów, (10 + 6) x 2 = 32 pionowych linii sygnałowych)
• Obudowa 20 wyprowadzeniowa (10 WE + 8 WY + Vcc + GND)
Układy PAL rejestrowe
Układ PAL16R8
• Sygnał z każdej bramki OR podawany na przerzutnik typu D
• Dwa sygnały WE wspólne dla wszystkich komórek WY:
- Clk
- /OE
• Po 8 termów na każdą bramkę OR
• Matryca programowalna 64 x 32
• Sygnały dostępne w matrycy: 8 WE + 8 sprzężeń zwrotnych…
... zobacz całą notatkę
Komentarze użytkowników (0)