To tylko jedna z 21 stron tej notatki. Zaloguj się aby zobaczyć ten dokument.
Zobacz
całą notatkę
1) Dodać w kodzie BCD liczby 17 i 25
Algorytm dodawania w kodzie BCD:
• dodaj dwie cyfry BCD tak jak liczby binarne
• jeżeli wynik jest mniejszy lub równy 9 to koniec dodawania
• jeżeli wynik jest większy od 9 lub nastąpiło przeniesienie między
grupami 4 bitów to dodaj 6 (dlaczego 6? - bo korygujemy odejmując 10, czyli dodając U2 czyli 6)
2) Wykonać odejmowanie 2 liczb w kodzie BCD
Algorytm odejmowania w kodzie BCD:
• dodajemy uzupełnienie (do 10) odjemnika do odjemnej
• jeżeli wynik jest ujemny to wracamy do wartości dodatniej licząc uzupełnienie do 10
Aby otrzymać uzupełnienie do 10 należy :
• Zastąpić każdą cyfrę jej różnicą od 9 [(r-1) dla r=10]
• Dodać 1 do LSB
• Realizacja kłopotliwa
3) Narysować sumator 1-bit pełny z tablicą prawdy
4) GAL 16V8? Ile wejść ile wyjść, czy można kasować ,zapisywać?
Rozkodowanie symbolu PAL xxYz
xx = liczba wejść
Y = L - logika ujemna
H - logika dodatnia
C - wyjścia komplementarne
R - wersja z przerzutnikami synchronicznymi
RA - wersja z przerzutnikami asynchronicznymi
X,A - wersja z układami arytmetycznymi
S - wersja z dzielonymi iloczynami
z = liczba wyjść (kombinacyjnych lub rejestrowych)
Układy typu GAL są elektrycznie kasowalnymi układami programowalnymi, które można wielokrotnie kasować i programować od nowa. Każda podstruktura wyjściowa takiego układu, nazywana makrokomórką jest również programowalna: wyjście może być kombinacyjne lub rejestrowe, proste lub zanegowane. Układy typu GAL, charakteryzują się możliwością programowania połączeń i programowalnością architektury wewnętrznej. Każdy z układów GAL16V8 o 20 wyprowadzeniach i GAL20V8 o 24 wyprowadzeniach może naśladować 21 standardowych układów PAL.
5) Co to są rejestry FIFO i LIFO?
Rejestr to sekwencyjny układ logiczny do przechowywania danych cyfrowych
FIFO - liniowa struktura danych, znaczeniowo odpowiadająca nazwie: nowe dane dopisywane są na końcu kolejki, a jako pierwsze obsługiwane są dane z początku.
LIFO - bufor w którym jako pierwsze obsługiwane są dane wprowadzone jako ostatnie.
6) Komórka pamięci SRAM
Układ 6T - inwertery CMOS (układ praktycznie bezprądowy ale o stosunkowo dużej powierzchni)
Układ 4T - inwertery NMOS z obciążeniem rezystorowym (mniejsza powierzchnia ale większa wrażliwość na promieniowanie γ i α).
(…)
… wagową ma mniej skomplikowaną budowę od przetwornika z siecią drabinkową.
10) Dla układu wyznacz odpowiedzi układu (h(0), h(∞) oraz stałą czasową.
Metoda „czoła i grzbietu” jest to metoda, dzięki której można szybko i praktycznie bez obliczeń określić odpowiedź większości układów na skok jednostkowy. W pierwszym kroku wyznaczamy amplitudę odpowiedzi układu na czoło impulsu pobudzającego (skokową zmianę amplitudy): Kondensatory dla czoła impulsu stanowią zwarcie natomiast cewki rozwarcie. W drugim kroku wyznaczamy asymptotyczną wartość h(∞), czyli odpowiedź układu w stanie ustalonym. Wówczas kondensatory należy traktować jako rozwarcie, natomiast cewki jako zwarcie. Trzecim krokiem jest wyznaczenie stałej czasowej τ, określającej szybkość zmian napięć i prądów w układzie. Wartość τ wyznacza się, znajdując…
… przez przewodzący tranzystor T. Po podaniu ujemnego impulsu (czas trwania tego impulsu powinien być większy od czasu 50ns) przerzutnik zmienia stan (na wyjściu pojawia się wysoki stan napięcia) i odcięty zostaje tranzystor T. Rozpoczyna się wykładnicze ładowanie kondensatora C ze stałą czasową RC. Gdy wartość napięcia na kondensatorze przekroczy 2/3UCC wówczas komparator K1 wyzeruje przerzutnik i na wyjściu układu…
…
dostarczenie danych do odbiorcy. Urządzenia takie jak klawiatury, myszy.
24) Przebiegi czasowe przerzutnika T.
25) Binarny synchroniczny licznik z przeniesieniem szeregowym względem binarnego z przeniesieniem równoległym.
Z przeniesieniem szeregowym Z przeniesieniem równoległym
Licznik z przeniesieniem równoległym - jednostkowy czas propagacji, ale skomplikowana struktura Licznik z przeniesieniem szeregowym…
… do pominiecia,narysowac napiecia dla 4tau<t<5tau
21) Narysuj schemat ideowy i omów działanie układu przyspieszającego przeładowanie(??) tranzystora bipolarnego za pomocą dodanego C bocznikującego.
12) Rysunek; narysować przebiegi na wyjściu szeregowym (Q7) rejestru
(oznaczenia na rysunku mogą zawierać błędy....)
13) Mając dwa 4bitowe synchroniczne liczniki binarne wraz z sygnałami o stałych poziomach logicznych: 0 lub 1, wykonaj synchroniczny dzielnik częstotliwości fwe przez 30 i wypełnieniem sygnału wyjściowego ½.
To jest stosunkowo proste zadanie, łączysz oba liczniki szeregowo, taktujesz jednym zegarem, robisz układ resetu (najprościej asynchronicznego) w postaci 4 wejściowego AND, podłączasz to do wejścia Load. Na wejścia obu liczników domyślnie pakujesz 0, no a jako wyjście to masz sygnał z LSB…
... zobacz całą notatkę
Komentarze użytkowników (0)