Projekt Układów Logicznych

Nasza ocena:

4
Pobrań: 7
Wyświetleń: 679
Komentarze: 0
Notatek.pl

Pobierz ten dokument za darmo

Podgląd dokumentu
Projekt Układów Logicznych - strona 1

Fragment notatki:


Opole, dn. 21 maja 2005  Politechnika Opolska  Wydział Elektrotechniki i Automatyki  Kierunek:  Informatyka                             Projekt Układów Logicznych        Temat:  Br amki logiczne CMOS                          Autor:  Dawid Najgiebauer     Informatyka, sem. III, grupa lab. 7    (Pt g. 17.15)  Prowadzący:   dr hab. in . Tadeusz Skubis  Ocena:  ..............................                  O P O L E   2 0 0 4     Rodzina CMOS  2  1.  Rodzina CMOS  Układy  CMOS  są  podgrupą  układów  MOS  (nazwa  CMOS  wywodzi  się  od  Complementary  MOS).  Są  zbudowane  z  tranzystorów  polowych  z  izolowaną  bramką  z  kanałem  wzbogaconym.  Podstawą  budowy  bramek  CMOS  jest  wykorzystanie tych tranzystorów PMOS oraz NMOS oraz brak jakichkolwiek elementów rezystywnych.  Układy CMOS wypierają układy TTL stanowiąc perspektywę dla układów logicznych. Najwa niejsze zalety tych układów  to  bardzo  mała  moc  strat  w  stanie  statycznym  i  przy  małych  częstotliwościach,  oraz  mo liwość  pracy  przy  obni onym  napięciu  zasilania,  co  umo liwia  znaczne  zmniejszenie  moc  strat  przy  większych  częstotliwościach.  Układy  CMOS  były  początkowo wykorzystywane przy napięciu zasilania równym 5 V ± 0,5 V, aby zapewnić pełną kompatybilność zasilania z  układami TTL. Aby obni yć moc strat przy wy szych częstotliwościach, w najnowszych urządzeniach z układami CMOS  stosuje się obni one napięcie zasilania równe 3,3 V (± 0,3 V), 2,5 V (±0,2 V), 1,8V (±0,15V), a nawet 0,8V.  W  związku  z  tym,  e  bramki  o  niskim  napięciu  zasilania  wytwarza  się  w  technologii  umo liwiającej  zmniejszenie  ich  rozmiarów  uzyskuje  się  dodatkową  korzyść  w  postaci  szybkości  działania  takiej  bramki.  Poniewa   moc  strat  układów  CMOS zale y od kwadratu napięcia zasilającego, więc w układach trzywoltowych uzyskuje się zmniejszenie mocy strat w  stosunku  52  /  3,32  ≈  2,3,  co  oznacza  istotną  oszczędność  energii  zasilania  i  energii  potrzebnej  do  chłodzenia.  Poza  tym  układy CMOS mogą pracować w warunkach o bardziej zró nicowanej temperaturze otoczenia.  Układy  CMOS  stosuje  się  w  bardzo  wielu  urządzeniach  od  nieprogramowalnych  zegarków  zasilanych  napięciem  1,5V  poprzez kalkulatory, układy programowalne po układy mikroprocesorowe i pamięciowe.  Wyró nia się 3 podstawowe rodziny układów pracujących z napięciem 5V: HC (High-speed CMOS), AHC (Advanced HC) 

(…)

… rodziny układów trzywoltowych jest rodzina ALVC (Advanced Very-LV CMOS). Rodzina
układów AVC (Advanced Very Low Voltage CMOS) została zoptymalizowana do pracy przy napięciu zasilającym 2,5 V
chocia zakres napięć zasilania mo e zawierać się pomiędzy 1,2 V a 3,6 V. Natomiast rodzina AUC (Advanced Ultra-LV
CMOS) mo e pracować przy napięciu zasilającym równym 0,8 V. Średni czas propagacji rodzin AVC i AUC to mniej ni 2
ns.
2. Parametry bramek CMOS i porównanie z układami TTL
Tabela 1. Parametry układów TTL i CMOS zasilanych napięciem 5V
Rodzina TTL
Parametr
Rodzina CMOS
Napięcie zasilania [V]
5 ±5-10%
3-18
2-6
74AHC,
74AHCT
2-5,5
Moc strat [mW]
1-5,5
0,001
0,0025
0,0025
0,0025
Czas propagacji [ns]
3,5-9
125
8
5,2
3
Max. częstotliwość pracy
[MHz]
33-150
4
50
115
160
Prąd wyjściowy stanu
wysokiego [mA]
0,4-1…

Rodzina CMOS
Napięcie zasilania [V]
LV
2-5,5
LVC
1,2-3,6
ALVC
1,2-3,6
Czas propagacji [ns]
9
6,5
3
Max. częstotliwość pracy
[MHz]
70
150
300
Prąd wyjściowy stanu
wysokiego i niskiego [mA]
8
24
24
Technologia [µm]
2
0,8
0,6
Temperatura pracy [ºC]
-40 - +125
-40 - +85
-40 - +85
3. Budowa podstawowych bramek CMOS oraz zasada
działania
Podstawowym układem CMOS jest inwerter, składający się z dwóch…
… jest zasilany poprzez jedno ze swoich wejść logicznych przez diodę zabezpieczającą. W
przypadku układu wielobramkowego przez dłu szy czas taka sytuacja mo e nie powodować adnych problemów, gdy
jednak na wszystkich wejściach układu jednocześnie pojawi się stan niski wtedy układ przestaje być zasilany i przestaje
prawidłowo działać.
Literatura
1. S. Kuta, Elementy i układy elektroniczne. Cz. II
2. J. Kalisz, Podstawy elektroniki cyfrowej (wydanie trzecie), WKŁ, Warszawa 1998
3. W. Głodzki, L. Grabowski, Pracownia podstaw techniki cyfrowej
4. P. Horowitz, W. Hill, Sztuka elektroniki tom 2
5. P. Gajewski, J. Turczyński, Cyfrowe układy scalone CMOS
6. W. Sasal, Układy scalone serii UCY74LS i UCY74S
7. http://www.ti.com/
8. http://www.fairchildsemi.com/

... zobacz całą notatkę



Komentarze użytkowników (0)

Zaloguj się, aby dodać komentarz